TIME DIVISIONAL MULTIPLEX RECEIVER WITH ADAPTIVE ARRAY

Patent number:

JP3070221

Publication date:

1991-03-26

Inventor:

OKANE TAKEO; SASAOKA SHUICHI; SANPEI

MASAICHI; KAMIO YUKIHIDE; SHIMURA TAKANORI;

TSUKAMOTO NOBUO; USUI KUNITO

Applicant:

HITACHI LTD;; YUSEISHO TSUSHIN SOGO KENK

Classification:

- international:

pomoti ne a

- european:


Application number: JP19890204614 19890809 Priority number(s): JP19890204614 19890809

H04B7/26; H04J3/00

Report a data error here

Abstract of JP3070221

PURPOSE: To attain complicated signal processing by applying digital signal processing to the control section of an adaptive array. CONSTITUTION:Only desired one-frame of complex base band signals (I1, Q1)<(In, Qn) sent to a control section 11 of an adaptive array is stored in a memory 6. Moreover, the processing of signal processing sections 11, 22, 23 is started by a frame synchronizing signal SF, and the adaptive array processing section 11 reads a data to apply the processing, then each processing is implemented by pipeline such as a demodulation section 22, a data synchronization word detection data output 23. Each section is constituted of using a digital signal processing processor. Thus, the complicated signal processing is facilitated.



Data supplied from the esp@cenet database - Worldwide

THIS PAGE BLANK (USPTO)

⑩ 公 開 特 許 公 報 (A) 平3-70221

Dint. Cl. 5

識別配号 庁内整理番号

@公開 平成3年(1991)3月26日

H 04 B 7/26 H 04 J 3/00

B 7608-5K

審査請求 未請求 請求項の数 1 (全9頁)

図発明の名称

アダプテイブアレー付時分割多重受信装置

②特 頤 平1-204614 ②出 顧 平1(1989)8月9日

の発明者 フ

武 雄

東京都小金井市貫井北町 4丁目 2番1号 郵政省通信総合

研究所内

7D杂明者 笹岡

委 —

東京都小金井市貫井北町 4 丁目 2番 1 号 郵政省通信総合

研究所内 東京都小金井市貫井北町 4 丁目 2番 1 号 郵政省通信総合

研究所内

株式会社日立製作所

勿出願人

郑政省通信総合研究所

何代 理

弁理士 中村 純之助

最終頁に続く

東京都千代田区神田駿河台4丁目6番地東京都小金井市貫井北町4丁目2番1号

明 和 書

1. 発明の名称

アダプティブアレー付時分割多重受信装置

- 2. 特許請求の範囲
 - 1. 受信アンテナ、周波数変換回路、AGC回路、 直交検波器、A/D変換器が順に接続された復 数個のブランチと、

上記A/D変換器の出力の複素ベースバンド 信号を記憶する複数のメモリと、

上記複数のメモリのデータを選応的に合成し、 合成後の出力が常に最適となるよう制御するア ダプティブアレー処理部と

上記アダプティブアレー処理部からのデータ を復調し、復調後のパーストデータを連続した 出力にするデータ変換部と、

上記複数のブランチの複素ベースパンド信号の中から最大レベルを有するブランチを選択し、 選択されたブランチのレベルから上記複数のブ ランチのAGCゲインを決定し、共通にフィー ドバックする最大電力ブランチ検出回路と、

上記最大電力プランチ検出回路で選択された ブランチの信号の電力をリミタによって一定と し、上記リミタ出力信号と既知のフレーム問期 波形との複索相関を算出し、しきい値判定によ リフレーム同期信号を出力するフレーム同期部

上記フレーム同期信号を避倍し、PLLによって平滑化して外部データ出力用のクロックを 再生するクロック再生回路を備えたことを特徴 とするアダプティブアレー付時分割多重受信数 歴

3. 発明の詳細な説明

[産業上の利用分野]

本発明はアダプティブアレー付時分割多重受信 装置、特に陸上移動通信における時分割多重無線 通信システムに利用される受信装置に関する。

[従来の技術]

陸上移動通信において、広帯域TDMA (時分割多型アクセス) 方式に代表されるような、伝送

速度が数100kbps以上の通信を行う場合、 周波数選択性フェージングによる通信品質の劣化 が著しい。

間波数退択性フェージングは程々の遅延時間を 持つ到来波が穏々の方向から到来してくるために、 受信波が複雑な符号間干渉を受けることから生じ る。

このため、従来の受信装置では選択性フェージング対策として適応等化器を用いている。適応等化器は時間輸上に複数のタップを持ち、それぞれのタップ入力に重み付けを行い、合成することによって符号間干渉等の重を除去する技術である。 [発明が解決しようとする課題]

適応等化器は符号間干渉を軽減するのに適した技術である。しかし、遅延波の遅延時間の増加、あるいは、伝送速度の増加によるシンボル長の減少が生じた場合、シンボル長に対する遅延波の遅延時間の割合が増加し、等化に必要な回路規模が増大する。例えば、比較的最大遅延時間の数μ s 以上とな大都市地域でも、最大遅延時間が数μ s 以上とな

本発明の具体的目的は信号処理部にディジタル信号処理を適用する場合、現状のディジタル信号処理用プロセッサ(DSPと略称)の処理能力で高速(数十kbps以上)のデータに対して複雑な新御を連続的に、かつ、リアルタイムで処理すること。

不必要なデータが送られてくる時間を利用して 数積一括復興を行うとき、出力クロック再生回路 を簡易に実現すること。

るため、伝送速度が数百kbps以上になると装置としての実現化が困難となる。

一方、他の選択性フェージング対策としてアダプティブアレー技術がある。アダプティスカーは、空間された複数のアンテナカのにのでは、な付けを行い合成することによって、指向性を割に、遅延波の遅延時間が増加するにともないが向上を変して、変してが強いし、遅延波の抑圧を持つ。 健立の規模は遅延ののでは、 伝送速度が大きい場合に効果を発揮する。

しかし、アダプティブアレー装置を実現する場合、従来ではIF、RF帯で処理を行っているため、複雑なアルゴリズムによる処理が困難であり、 陸上移動通信システムとしては、まだ実用化され ていない。

従って、本発明の主な目的は、アダプティブアレー装置を選択性フェージング対策として採用した時分割多重受信装置を実現することにある。

- 【課題を解決するための手剪】

本発明は上記目的を遠成するため、選択性フェージング対策としてアダプティブアレー技術を適用し、遅延時間が大きい場合の信号品質の改善を図る。このため時分割多盤受信装置を次の修成手段で構成する。

受信アンテナ、周波数変換回路、AGC回路。 直交検波器、A/D変換器が順に接続された複数 個のブランチと、

上記 A / D 変換器の出力の複素ペースパンド信号を記憶する複数のメモリと、

上記複数のメモリのデータを適応的に合成し、 合成後の出力が常に最適となるよう制御するアダ プティブアレー処理部と

上記アダプティブアレー処理部からのデータを 復調し、復調後のパーストデータを選続した出力 にするデータ変換部と、

上記複数のブランチの複素ベースパンド信号の 中から最大レベルを有するブランチを選択し、選 - 択されたブランチのレベルから上記複数のブラン チのAGCゲインを決定し、共通にフィードパッ クする最大電力プランチ検出回路と

ランチの信号の電力をリミタによって一定とし、 上記りミタ出力信号と既知のフレーム同期被形と の複素相関を算出し、しきい値判定にはリプレー語がは信号の線形性が保たれる。 ム周期信号を出力するフレーム周期部と

上記フレーム阿期信号を連倍し、PLLによっ て平槽化して外部データ出力用のクロックを再生 するクロック再生回路を備える。

[作用]

本発明によれば複数のブランチによって準同期 てディジタル信号処理されるので、アダプティブ アレーの制御部の複雑な信号処理が可能となる。

式を行えば既存のDSPでリアルタイム処理がで きる.

i中の最大入力能力を用いてフィードパック量で、「ロック:Collikiとなる。 を決定する。これにより、各プランチ間のAGC・・・・アダプティブアルー制御邸11に 送られた複素 後の信号は線形性を維持するとともに、A/D変 機時のダイナミックレンジが保持される。

AGC後の信号は、局部発振機Bを用いて直交 検波器7-iで準同期検波される。さらに、A/ D変換機 9 でディジタル値 II. Q1 … In, Q n に変換された後、アダプティブアレー処理部1 1に送られる。

一方、最大電力ブランチ検出回路10は、A/ D 変換後のn個のブランチの複素ペースパンド信 号 (I.1、Q.1) …、 (In、Qn) の中で最大 電力と成るプランチ(Imax、Qmax)を選 択し、その信号に対してリミタ17をかけた後、 フレーム同期部18によってフレーム同期ワード を検出し、フレーム同期信号SFを出力する。

このフレーム同期信号SPはアダプティブアレ 一処理部11、復調部22、データ変換部23の 闘期信号として使用されるとともに、クロック再 生回路 2.4 においても、 適倍されてデータ 出力ク

アダプティブアレー装置の場合、各プランチに おけるAGCゲインの制御はアダプティブアレー のアルゴリズムと密接に関係し、特性を左右する 。 · · · 上記最大能力プランチ検出回路で選択されたブロッ大きなパラメータとなるが、最大電力プランチ検 出回路によって、各ブランチのAGCゲインが共 通に制御されるので、アダプティブアレーの入力

> また、管積一括復調の場合に問題となる出力ク ロックの再生にはフレーム問期借号を利用してい るため、専用の回路を必要としない。

. [実版例]

第1回は本発明によるアダプティブアレー付持 .分割多重受信装置の1実施例の構成図を示す。こ 検放された信号はペースパンド帯でDSPによっ...... こではn本のアンテナで構成されたシステムを例.... 、にとって説明する。n本のアンテナ1ーi(i= 1,2,3,…n以下同じ) はそれぞれ周波数変 タが送られてくる時間を利用して審養一括復製方 GC回路4-iでゲイン課盤が行われる。このと き、AGCゲインを決定するAGC出力のフィー ドバック量ををすべて共通とし、全プランチ5-

ペースパンド信号(11、Q1)…(In、Qn) は所筮の1フレーム分だけメモリ6に答えられる。

さらに、フレーム阿期信号SFによって各信号 処理部11、22、23の処理が開始し、アダプ ティブアレー処理部11がメモリ6 からデータを 読み出して処理を行い、その後、復興部22、デ ータ同類ワード検出・データ出力23と、それぞ れの処理をパイプラインで処理する。これらはデ イジタル信号処理用プロセッサを用いて構成する ことにより、複雑な信号処理を容易に行うことが

第2因に蓄積一括復調のタイムチャートを示す。 1フレームがロスロットで構成されているTDM Aシステムの場合、希望のスロット#1が伝送さ れる時間30では処理できない制御でも、菩稜一 括復額によって1フレーム分のデータが伝送され る時間ですを利用し、さらに、パイプライン処理 を併用することによってアダプティブアレー制御

3 2 や復調 3 3 、データ変換 3 4 の処理がリアルタイムで行うことができる。

第3図は本発明による時分割多重受信装置の他の実施例の構成図を示す。ここで、送信信号のスロット構成 野4回に示す。チャンネルト毎に送送です。チャンネルト毎に対して、24chの多重とであり、各なであり、在送速度は256kbpsであり、各ないとは384ビットの情報IWにヘッダ等FS、PR、DS、GSを付加した512ビットのデータで構成される。このとき、1フレーム長は48msec,1スロット長は2msecとなるなお、フレーム同期ワードFSにはPN符号を採用している。

変調方式はGMSK (ガウシアン・フィルタード・ミニマム・シフトキーイング「Geussian filt ered Minisus Shift Keying」)を採用し、アダプティプアレーの制御アルゴリズムとして定包路線変調方式に適したアルゴリズムであるCMA(コンスタント・モジュラス・アルゴリズム「Constant

Modulus Algorithm」)を適用した。

第3回に示されているとおり、本実施例は4素子のアンテナー i (i = 1 · 2 · 3 · 4)を配置し、4系統の周波数変換部を用意いした。受信日 は第1 I F 変換回路 3 - 1 - i 及び第2 I F 変換回路 3 - 2 - i によって周波数変換され、受信フィルタ 1 2 - i によって維音が除去される。さらに、各受信信号は A / D 変換時のダイナミックレンジの確保のために、A G C 4 - i が行われる。

このとき、各プランチのAGCゲインを等しくするため、最大電力プランチ校出回路10において各プランチの最大プランチの電界強度を算出し、各プランチのAGCの共通フィードバック信号下を出力する。

最大電力プランチ検出回路10の詳細な構成を 第5回に示す。各プランチのⅠ、 Q両チャネルの 信号Ⅰi、 QiはROM13-iに入力され、包 絡線値Rェ√ (Ii²+Qi²) が出力される。各 プランチの包絡線値Rは比較器14で大小比較さ

れ、最大電力プランチが検出される。

プランチ選択回路19では最大電力プランチを示す信号により最大電力プランチを選択し、I, Q各チャネルの信号Imax、Qmaxを出力する。さらに、比較器14から出力された最大電力プランチの包絡線質Rmaxを積分器で平均化することによってAGCゲインのフィードバック最下を決定している。

第3 図における A G C 回路 4 ー i の出力である I F 信号は、局部発信機 8 で発生させた非再生 設 送波を用いて、直交検波器 7 ー i で準同期検 波され、複素 ベースバンド信号となる。この複素 ベースパンド信号は、各ブランチともサンプリン の A 人 D 変換機 9 によってディジタル値 I i 、 Q i に 変換される。

A/D変換機 9 によってディジタル化された複 森ペースパンド信号(Ii、Qi)はCMA処理 部 2 0 に送られるとともに、最大ブランチ検出回 略 1 0 を経てフレーム同期部 1 8 で相関処理が行 われる.

フレーム同期部18の構成を第6回に示す。フレーム同期ワードにはPN符号を用いており、相関処理によってフレーム同期信号SPを発生させる。本実施例では、この相関処理はDSP28によるディジタル信号処理によって行われる。

最大電力ブランチ検出回路10から出力される 最大ブランチのIチャネルの信号Imaxは、最 大電力ブランチの包絡線値Rmaxを用いて、R OM25により規格化(Imax/Rmax)が 行われる。同様にQチャネルの信号Qmaxも知 格化され、DSP28には、複素ベースパンド信号 (Imax、Qmax)にリミタをかけた信号 が入力される。

DSP28では、ROM25及び26の出力である複素信号と、ROM27にストアされたフレーム同期ワードの複素波形データとの相関値を算出する。

. DSP 2 8 で 算出された相関値 S R は R O M 2 9 でしきい値判定される。このとき、 DSP 2 8 の入力信号の電力は一定となるため、フレーム同期信号検出のしきい値を一定にすることができる。
しきい値判定されたフレーム同期信号SFは各。信号処理部のトリガとして用いられる。また、フレーム同期信号SFの周期が48msであることから、フレーム同期信号を避倍器35で退倍し、PLLL(位相同期回路)36で平滑化を行って8

第3回においてCMA処理部20に送られた被 素ペースパンド信号(Ii. Qi)は、複積一括 復調によって処理される。

kHzの外部出力用クロックCLKを再生する。

CMA処理部20の一実施例の構成を第7図に示す。CMA処理部20に送られたデータ (Ii

Qi)は所望のスロット分がDPRAM (デユアル ポート ラム「Dual Port RAM
) 40-1に暫えられる。そして、フレーム同期
部18からのフレーム同期倡号SFによって、各
ブランチの信号が対応するDSP41-1に取り
込まれ、CMAと呼ばれるアルゴリズムにより重
み付けが行われる。

を介してDSP44に入力され、ベースパンドを におけるディジタル信号処理によって実現された コスタスループにより搬送波及びクロックの再生 が行われる。

位相補償されたI、Qチャネルの信号、Qチャネルの信号、Qチャネルの信号及びGMSK同期検按クロックはそれぞれDPRAM45-1,46-2及び45-3を介してDSP46に出力される。DSP46に出力される。DSP46に出力される。DSP46に出力として発いる。DSP48はバースト的に送られて一タカら情報ビットだけを抜取り、フレームに連続的に出力する。このとき、FIFO49を収むフレンクでしたのジッタを吸収する。

これら複数のDSP44、46、48並びに、 CMA処理部20のホストDSP41-1はDP RAMを介してデータ転送を行っており、パイプ ライン処理によって処理の高速化を図っている。 型み付けされた信号はスレーブのDSP41-2…41-4からDSP41-1にFIFO(ファースト、イン・ファースト アウト「First Out」)42を介して送られる。ホストDSP41-1は、各DSPからの信号を合成し、合成後の信号 Yi, Yeを出力する。さらに、ホストDSP41-1は鉄差信号を拝出し、PIFO42-i-1を介してスレープDSP41-2…41-4に出力する。そして、各DSP41-1及び41-2…41-4は鉄差信号により重み付けの値を更新する。

CMA処理部20では、4つのDSPで並列に 処理を行うことにより、処理の高速化を図っている。

第3図でCMA処理部20から出力された合成 後の信号 YI及びYaは復興及びデータ変換部22. 23に送られる。

複製22及びデータ変換部23の構成を第8回 に示す。CMA処理部20からのデータYi及び YaはそれぞれDPRAM43-1及び43-2

「発明の効果]

アダプティブアレーの制御部にディジタル信号 処理を適用することにより、複雑な信号処理を可 飯とする数質を製作することができる。

一方、容積一括復興の場合に問題となる出力クロックの再生にはフレーム同期信号を使用しているため、従来のクロック再生回路を別に用意する必要が解消される。

また、A/D変換時のダイナミックレンジを確保するためのAGCのゲインの制御は、各ブランチ共通方式により、アダプティブアレーの入力信号の関係がAGC以前と等しくなり、アダプティブアレーの制御に影響を与えない。以上の発明により、高速伝送が必須となるTDMA方式の受信機において発生する周波数違択性フェージングに強いフレーム両期が行える。

4. 図面の簡単な説明

第1 図及び第3 図は本発明による時分割多重受信装置の実施例の構成図、第2 図は蓄積一括復調

のタイムチャート、第4回はTDMAシステムにおける信号のタイムスロット構成図、第5回は第 3回における最大電力プランチ検出回路56の構成図、第6回は第3回におけるフレーム同期部6 1の構成図、第7回は第3回におけるCMA処理 部57の構成図、第8回は第3回における佐賀部 及びデータ変換処理部64の構成図である。

1:受信アンテナ、3: 网放数変換回路、4: AGC回路、5: ブランチ、6、42、49: メモリ、7: 準間期検放用直交検放器、8: 局部発扱器、9: A/D変換器、10: 最大電力ブランチ検出回路、11: アダプティブアレー処理部、13、25、26、27、29: ROM、14: 比較器、17: リミタ、18: フレーム問期部、19: 最大電力ブランチ選択回路、20: CMA処理部、22: 復調部、23: データ変換部、28、41、44、46: DSP、35: 運倍器、36: PLL、40、43、45、4745: DPRAM。

5-1

5-2

7-n

3 - 1

周波教

3~n

周波数


代理人弁理士 中村純之助

8

9 .

馬部

KIRSH



復詞部

22

再生回路

変換部

23

CLK

第1図

メモリ

:6


メモリ

6


アダプラップ

アレー処理部

11




第 3 図




第6図


第 4 図



第 5 図



第 7 図



第8图

第1頁	このお	売き			•		
 ② 产	明	者	神	尾	享	秀	東京都小金井市貫井北町4丁目2番1号 郵政省通信総合研究所内
70発	明	者	志	村	隆	則	東京都国分寺市東恋ケ窪1丁目280番地 株式会社日立製 作所中央研究所内
個発	明	者	塜	本	信	夫	東京都国分寺市東恋ケ窪1丁目280番地 株式会社日立製 作所中央研究所内
@発	明	者	白	井	邦	人	東京都国分寺市東恋ケ福1丁目280番地 株式会社日立製作所中央研究所内

THIS PAGE BLANK (USPTO)

This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:								
☐ BLACK BORDERS								
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES								
☐ FADED TEXT OR DRAWING								
☐ BLURRED OR ILLEGIBLE TEXT OR DRAWING								
☐ SKEWED/SLANTED IMAGES								
COLOR OR BLACK AND WHITE PHOTOGRAPHS								
GRAY SCALE DOCUMENTS								
☐ LINES OR MARKS ON ORIGINAL DOCUMENT								
☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY								
OTHER:								

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.

e			